# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(54) CONTROL CIRCUIT FO

SPLAY DEVICE (19) JP

(11) 3-48887 (A)

(43)

(21) Appl. No. 64-185388 (22) 18.7.1989


(71) SEIKO EPSON CORP (72) MOTOMITSU TAKEUCHI(1)

991

(51) Int. Cl<sup>5</sup>. G09G3/18,G02F1/133

PURPOSE: To control a driving voltage with a simple circuit and to prevent the characteristic of the display of liquid crystal from being deteriorated by providing a circuit for controlling the driving voltage applied to a 2nd display device with a display control signal obtained from a signal generation circuit for a 1st display device.

CONSTITUTION: At the time of finishing the initialization of the function mode of a video signal generation circuit 11, a video control signal 21 starts to output definite data. An LCD controller 13 starts to work with the signal 21 and starts to output an LCD control signal 22 to the LCD 14. Therefore, the signal 22 is outputted from the controller 13 to the LCD 14 by the time when the signal 21 is outputted. Since video data 31 being a part of the signal 21 is display data for the LCD 14, the signal 21 is outputted later than another video control signal. The video data 31 is connected to a circuit 15. By detecting the data 31, a driving voltage switching circuit 16 is actuated and an LCD driving voltage 33 is impressed on the LCD 14 so as to start display.



(54) INTEGRATED CIRCUIT FOR DRIVING PLURAL LOADS

(11) 3-48888 (A)

(43) 1.3.1991 (19) JP

(21) Appl. No. 64-184285 (22) 17.7.1989


(71) FUJI ELECTRIC CO LTD (72) NAGATSUGU TAKAGI

(51) Int. Cl<sup>5</sup>. G09G3/36,G02F1/133,H03K17/00

PURPOSE: To form an integrated circuit which can efficiently drive a load by switching data after storing loading data from the data input terminal of the integrated circuit in each storage unit circuit and reading state detection data

from a data output terminal.

CONSTITUTION: The integrated circuit is provided with plural storage unit circuits 10 which respectively store the loading data D and output the data D to the data output terminal Do, and plural driving unit circuits 20 which respectively drive the loads through a driving output terminal To in accordance with the stored data in the circuit 10. Then, a detection circuit 30 which detects the states of the respective terminals To and outputs the state detection data Dd and a data switching circuit 40 which switches the data Dd and the loading data D to give the circuit 10 are also provided. In the case of testing, the loading data D is stored in the respective circuit 10 and the circuit 40 is switched so that the state detection data Dd corresponding to the data D is simultaneously stored in the circuit 10 and successively read out through the output terminal Do.



Di: data input terminal

(54) SCANNING CIRCUIT FOR DISPLAY PANEL DEVICE

(11) 3-48889 (A)

(43) 1.3.1991 (19) JP

(21) Appl. No. 64-184286 (22) 17.7.1989


(71) FUJI ELECTRIC CO LTD (72) HARUHIKO NISHIO

(51) Int. Cl<sup>5</sup>. G09G3/36,G02F1/133

PURPOSE: To prevent the latch-up caused by an induction pulse from a data line by constituting each stage of a shift register so that its stage output is set automatically to a non-selective logical state at the time of turning on a power source and setting a scanning signal voltage immediately after turning

on the power source to the intermediate potential.

CONSTITUTION: A shift register 10 receives data D by its input Di, and sends it to a shift register of the next scanning circuit from an output Do, while advancing this data by one stage each by a clock pulse CP. Subsequently, when a power source is turned on, all stage outputs of the shift register 10 in a scanning circuit 100 are set automatically to a non-selective state, and scanning signals SV outputted to a scanning line 3 of a display panel 1 from the circuit 100 are all set to the intermediate potentials V1 - V2. Accordingly, even if a pulse is induced to the scanning line 3 through a capacitance of a picture element 2 from a data line 4, it does not exceed power source potentials Vd, Ve. In such a way, the scanning circuit 100 is protected effectively from danger of latch-up.



⑩ 日本国特許庁(JP)

① 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

平3-48889

®Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)3月1日

G 09 G 3/36 G 02 F 1/133

5 4 5 5 5 0 8621-5C 7709-2H 7709-2H

審査請求 未請求 請求項の数 1 (全8頁)

会発明の名称

表示パネル装置用走査回路

②特 願 平1-184286

②出 願 平1(1989)7月17日

勿発明者 西尾

赛 彦

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

の出 原列 人

富士電機株式会社

神奈川県川崎市川崎区田辺新田1番1号

19代理人 弁理士山口 厳

#### 明 總 書

1. 免明の名称 喪 示パネル装置用走査回路

# 2. 特許請求の範囲

#### 3.発明の詳細な説明

# (産業上の利用分野)

本発明は核晶等を用いる 表示バネル装置用の 走 変図路。 すなわち表示パネル面内の所定方向に並 必要素に一斉表示をさせるための走査線を駆動す るための図路に関する。

#### 〔従来の技術〕

この走を間路には駆動すべき走を線を順次に指定するためにシフトレジスタをクロックが組み込まれながいのうその各段出力を順次に選択論理状態。例えば気のけたに置き、これにより指定された走を線に対する題動出力電圧を表示パネルの駆動用の1対ののは電位のいずれかに、ないしはその付近に置くことにより走を線を駆動する。この要領を第4図および第5図を参照して説明する。

# 特開平3-48889(2)

第4 図に一部が示された表示パネル 1 の間内には多数の画素 2 がマトリックス配置されており、横方向に並ぶ画素に対しては例えば 400本の走金線 3 が、縦方向に並ぶ画案に対しては例えば 640本のデータ線 4 がそれぞれ設けられる。走金線 3 に対してその数十本を駆動する走金回路 100 が散個ないし十数個設けられ、データ線 4 に対しては同様に数十本を駆動するデータ回路 200 が十数個役度設けられる。

各走在国路100 内に組み込まれたシフトレンスタ10は図のように互いに度列接続され、クロッスタパルスCPによってこれら複数個のシフトレシッタ10の中でデータDが1段ずつ送られる。このの大力の状態にある道沢倫理状態を取るようになけるので、複数個のシフトレンスタ10内をこの単いるの道沢倫理状態のデータがシフトバルスCPにより1 受すつ協定される。

なお、上述の電位間にはVd>VI>Vm>V2>Veおよび Vd>V3>Vm>V4>Veの関係があるものとし、かつふつ うはVL>V3、V2<V4とされる。

データ信号DVはもちろん 走査信号SVと同期して切り換えられ、例えば第 5 図の矢印 A で示すように同図的の 3 番目の走査信号 SV 3 がシフトレジスタの選択論理状態に応じて電位 Veになった時、これに対応して 3 回目に切り換わったあるデータ 信号DVが図示のように電源電位 Vd にある場合には対応画素に表示がなされ、中間電位 V3 にある場合には対応画素に表示はなされない。

つまり、第 5 図(a)のフレーム信号FSが乳または 乳に切り換わってから同図(b)の 3 番目の走査信号 SV 3 の電位がVeまたはVdになった時、これに対応 して 3 回目に切り換わった同図(c)に示すような多 数個のデータ信号DVがそれぞれ表示データに応じ で電源電位VdまたはVeにあるか、中間電位V3また はV4にあるかによって決定される表示が 3 番目の 走査額 3 に沿って並从多数個の画案に一斉になる れることになる。 各定を図路100 には安示パネルを駆動するための1 対の電源電位 Vd. Veと 関者の中間電位 V1. V2 が与えられており、シフトレジスタ10の段出力とフレーム信号PSの論理状態に応じて第5 図のにの研示する波形の定金信号 SVを定金線 3 に出力する。この例での定金信号 SVを定金線 3 に出力する。この例での定金信号 SVをではないと Veの間のになる がいまた は Vd と Ve のは 後わる 放形をもつ。 第5 図のは 3 番目の定金線 3 への定金信号 SV 3 の波形を示し、 2 で で で は Vd を を もつ。 第5 図のは 3 番目の 定金線 3 への定金信号 SV 3 の波形を示し、 2 で に りりに 2 を 信号 SV 3 の波形を示し、 2 で に 2 を は 4 を 2 を 2 を 2 を 3 に 2 を 3 に 3 を 4 を 4 を 5 を 5 を 6 に 0 み 電 型 は 2 に 2 を 2 を 8 に 0 み 電 型 は 2 に 3 を 3 に 3 を 5 に 3 を 6 に 0 み 電 型 は 2 に 3 を 6 に 0 み 電 型 は 2 に 3 を 6 に 0 み 電 型 は 2 に 3 を 6 に 0 み 電 型 は 2 に 3 を 6 に 3 を 6 に 0 み 電 型 は 2 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 6 に 3 を 7 に 3

一方、データ回路 200 から任意のデータ線 4 に出力されるデータ信号 DV は例えば第 5 図 (C) に示す波形をもっており、フレーム信号 PSの状態に応じて中心電位 V=から正負に切り換わるのは同じであるが、服次に表示データに応じて中間電位 V3、V4または電源電位 V4、Vaをとる波形をもつ。

### (発明が解決しようとする課題)

上述の走去回路は前述のように1個で数十本の走去線を駆動できるよう例えばCMOS集積回路にまとめられるが、電源投入時にいわゆるラッチフップによって動作しなくなってしまう問題が発生することがある。調査の結果、この原因は電源投入時に走去回路内のシフトレジスタの段出力が不定になりやすい点にあることが判明した。

すなわち、、マーロ 1 個の正常な動作中は、大のようにその1 個の 力の でから 選択の 走を 1 の で 2 の で 2 の で 3 の で 3 の で 4 の で 5 の で 6 の

# 特爾平3-48889 (3)

一方、データ回路側では第5回回のようかかなが、 タ信号DVを発生してデータ線4に乗せ位Vdを発生してデータ線4に乗せ位Vdをたけるのでではですり、はないの間で切りで変した。ないのでである。はいれたのでである。では、かかったでは、かかったが、ではないいいでを発する。はいいいのではないいいでを発する。はいいいいではないいいでを発する。はいいいいにはないいいでを発する。はいいいではないいいでもはないのではないいでは、ことになる。

この定金信号SVを発生する定套回路の出力回路の出力にはCMOS標底であって、よく知られているようにそのpチャネルおよびnチャネル電料効果トランジスタ対には4層のサイリスタ構造と関係な4層の半導体層が含まれており、上述のパルスによって流れる電流がこのサイリスタ構造のゲートに対する職方向電流となって、それを導達させてラッチアップを発生させる。

また、シフトレジスタの設出力の選択論理状態に対応する定変信号に前述の電源電位のかわりに中間電位をとらせるようにすることも不可能ではないが、これでは要素の駆動に電源電圧を有効に利用できなくなり、かつ集積固路の構成を無用に複雑化させてしまうことになる。

本発明はかかる問題を解決して、電源投入時に ラッチアップが発生する危険のない表示パネル装 置用走去回路を得ることを目的とする。

# (提腊を解決するための手段)

本発明では、前述のように定産線を各段では、前述のように定産なりに定じるための別えばいるの別えば、協力に対力の別えば、協力に登録したの別に対するのの別とは、対の駆動用では、対の取動に対するののとのでは、シックを受けるというとは、シックを受けるといるといるとには、からに検索する。

このラッチアップの危険を少なくするため、定意団路の出力団路部のトランジスタのサイズを大きくとってラッチアップ耐量を増加させることは可能であるが、必ずしも問題を根本的に解決することにならず、かつ定金線ごとにトランジスタ対のサイズが増加する不利を免れない。

上記様成にいう電源投入時のシフトレジスタの各致出力の非選択論理状態への自動設定は、例えばその各段を構成するインパータ用電界効果トランジスタ対のソース・ドレイン間抵抗を互いに異ならせることにより行なうことができる。

# 特開平3-48889(4)

#### (作用)

#### (実施例)

図を参照しながら本発明の実施例を説明する。 第1図は本発明による走査回路の実施例図路で、 第4図と同部分には同符号が付されている。

第1図向は表示パネル1と走査図路100 の内部 構成を第4図と異なる向きで示す。表示パネル1 の経方向に並ぶ画業2 に共通に設けられた各走査 練3に走査信号SVを乗せる走査図路100 内には、 n段のシフトレジスタ10とn個の論理図路20とn 個の出力図路30が設けられる。

本発明では前述のようにこの各股国路11を電源投入時にその段出力がこの実施例では12である非選択倫理状態に自動設定されるようにするため、例えばそのインバータ11 a を第1 団()あるいは第1 団()に示すように構成する。

シフトレジスタ10はその入力DIにデータDを受け、通例のようにクロックバルスCPにより1段でつこのデータを進めながら、出力Doから次の走査国路のシフトレジスタに送るもので、データDの内容によって前述のように常にその1個の段出力のみが選択論理状態に置かれる。以下、この実施例では選択論理状態は通常のように乳の論理状態で損定されるものとする。

各論理図路20はこのシフトレジスタ10からの対応する段出力と第5図。のの被形のフレーム信信号PSとを受けて、段出力の組み合わせに対応でする4個の信号を対応する出力図路30に与えるものである。出版器ではよびVeと中間電位V1およびV2とのをおける例えば4個の高電圧用のトラは個ではれて、チからら4個の電位中の1個を選んでありた。とことにより、前の第5図はのような被形のを登得5Vを発するものである。

かかるインバータ 11 a が組み込まれた第 1 図 (b) の設団路 11では、電源投入後の電源電位 veの立ち上がりに襲してそのスレーブ 四路部でこの 12 を 出力するインバータ 11 a とインバータ 11 b とで 1,0 配像状態が確立され、関様にそのマスター 四路 部で 1,0 配像状態が確立され、従ってその設出力が 1,0 輪種状態に自動設定される。

# 特開平3-48889 (5)

以上から容易にわかるように、電源投入時の段 四路11の % への自動設定には、インバータ11 b の p チャネル電界効果トランジスタ12 p のソース・ ドレイン間抵抗を n チャネル電界効果トランジス タ12 n より高く設定し、あるいは p チャネル電界 効果トランジスタ12 p 側にキャパシタ13を並列接 続することでもよい。

この実施例では、シフトレジスタ10の入力Di側 には、電源投入後まだ確立されていないデータD を短時間内禁止するため、アンドゲート14 a およ び 14 b とオアゲート 14 c が接続されており、 同様 にクロックパルスCPに対してもその短時間内の禁 止のためアンドゲート15 a および15 b とオアゲー ト15 c が設けられる。 さらに、この例では走査団 路が受ける信号が確立されるのを確がめるため、 その代表としてフレーム信号PSを利用してこれを グロックパルスCPのかわりに短時間内用いるよう になっており、このためクロックパルスCPがアン ドゲート15gの。 フレーム信号PSがアンドゲート 15bのそれぞれの一方の入力に与えられる。デー タDのかわりにはフリップフロップ16の箱のQ出 力から取られた始動データDaを短時間内用いるよ うになっており、このためデータDはアンドゲー ト14mの、始動データのはアンドゲート14bのモ れぞれの一方の入力に与えられる。これらのアン ドゲートの射器のため別のフリップフロップ17の Q出力である朝御信号Seが用いられる。

以上のように構成された第1図の実施例では、電源投入時に走査回路100 内のシフトレンスタ10の全部の設出力が非選択状態であるしの状態に自動設定され、走査回路100 から表示パネル1 の定意機 3 に出力される走査信号5Vがすべて中間電量といいしV2に置かれるので、データ繰4から通常2のキャパシタンスを介して走査線3にパルスが誘導されてもそれが電源電位V4ないしVeを組えることがなく、走査回路100 をラッチアップの危険から有効に保護することができる。

第2 図は電源投入直後に限らず走査団路が受けるデータ、クロックベルス、フレーム信号等が確立されるまでの短時間内、走査団 し、第3 図に関する実施例を示し、第3 図に関する信号類の被形が示されている。ただし、第2 図には走査団路100 内のシフトレジスタ10に関連する部分のみが抽出して示されており、その各股型路11は第1 図以~似のように構成されて、電源投入直後にその及出力が旬の非選択状態に自動設定されるものとする。

両フリップフロップ16および17は、いずれもその D 入力に与えられている 電源電位 vdによりその立ち上がり後にイネーブル状態に置かれ、それらのトリガ入力でには図示のようにシフトレジスク10の初段の設出力およびこの例では終段の設出力がそれぞれ与えられる。

# 特閒平3-48889(6)

この状態で第3回(a)のようにフレーム信号PSが与えられると、アンドゲート15b およびオアゲート15c を介してクロックパルスCP1 としてシフトレジスタ10に与えられ、その入力D1に与えられている始動データDaの私がフレーム信号PSの立ち上がり時に初段に銃み込まれ、その段出力が私になるのでこれをトリガ入力 T に受けているフリップフロップ16がセットされて、始動データDaは第3回(c)のように4の状態になる。

以後はフレーム信号FSが乳になるつどに初段の別の選択論理状態が次段以降に順次送られる。フレーム信号PSがn回乳になって、第3回の時刻にの選択論理状態がシフトレジスタ10の特段についますると、その段出力の乳によってフリックを登出力の乳になってアンドゲート14 b および15 b をディセーブルすると同時に、アンドゲート14 a おおおよび15 b をディセーブルすると同時に、アンドゲート14 a おおおけてアンドがルスCPをシフトレジスタ10に受け入れる正規の状態に移る。

以上説明した実施例に限らず、本発明は種々の 態様で実施をすることができる。実施例では電源 投入時にシフトレジスタの各段出力を非選択論理 状態に自動設定する手段として、その段回路がマ スタースレーブ方式のCMOS回路の場合につき インパータ用の相補トランジスタ対のソース・ド レイン関抵抗を異ならせ、あるいは一方のトラン ジスタにキャパシタを並列接続したが、この手段 を取ることができる。

#### (発明の効果)

以上のとおり本発明では、シフトレジスタのの設けいまり、地域、大物定される。とも、地域、大物定される。とも、地域、大物では、シフトレジスタのの登録を取ります。という、シスタののでは、シスタののでは、シスタのでは、ないのでは、アータ級があり、できる。

世って、この実施例では電源投入直後から入て、この実施例では電源投入直後から入て、を通じされるまにほぼ確実に置て、このではな動作状態を開発を正常な動作状態を防止する。とがの危険を防止する。なお、フレーム信号PSの周波数の場合にように60位でシフトレジスタ10が数十段の場合にように60位でよるクロックパルスCP1にはシフトレジスタ10に与えるクロックパルの信号を設定利用することができる。

# 特別平3-48889(7)

4.関固の留草な世男


図は本発明による設示パネル数に用走空回路の突然的回路図、第2図は本発明の月なる実際のの段なる実際のの路図、第3図はそれに関連する主な信号の破形図、第4図は交示パネル数2の全体回路図、ほ5図回~にはそれに関連する主な信号の破形図である。第5図回は使来回路においてシフトレジの走空信号の破形図である。図において、


1: 泉示パネル、 2: 商森、 3: 走在娘、 4: データ牌、10: シフトレジスタ、11: シフトレジスタ、2: 11: シフトレジスタの段回路、 11: 1b: インパータ、11: 1d: トランス 3 ・ションゲート、12p: pチャネル包別 外界トランジスタ、12n: nチャネル①昇 効果トランジスタ、13: キャバシタ、 14a.14b: アンドゲート、14c: オアゲート、 15a.15b: アンドゲート、15c: オアゲート、 15a.15b: アンドゲート、15c: オアゲート、 16.17: フリップ、7 ロップ、19a: インパータ、80: 全企回口内の位 2回路、30: 走在回路内の出力回路、 100: 走在


国届、 200・データ 国際、 CP. CP1・クロックパルス、 D: データ、 D1: データ 入力 町子、 Do: データ 出力 町子、 Do: データ 値号、 So: 図 切 値号、 S1: インバータの 入力 値号、 So: インバータの 出力 値号、 SV. SV3: 走 在 値号、 T: 時間、 is.to:時刻、 Vd. Ve: 段 示用 高 包 圧 包 辺 で位、 Vo: 中心 型位、 V1~ V4: 中間 型 位、 vd. ve: 低 包 圧 包 辺 位、 PS: フレーム 値号、 で ある・

KRYHRT TI D









# 特閒平3-48889 (8)

